N32901R1DNは、ARM926EJ-S CPUコア上に構築され、JPEGコーデック、CMOSセンサーインターフェイス、32 チャネルSPU ( 音声処理部 ) 、 ADC およびDACと統合され、部品コストを節約しながら、様々な種類のアプリケーションニーズを満たしています。  ARM926 @ 200 MHz 、シンクロナスDRAM、CMOSイメージセンサインターフェイス、USB 1.1 ホストおよびUSB2.0 HSデバイスの組み合わせにより、N32901R1DNは、 ビデオベビーモニター機器用の最良の選択になります。

N32901R1DNは、CMOSイメージセンサ ( CIS ) が必要とされるアプリケーション用にコスト/パフォーマンスの点で有利な立場にあります。

システム全体の部品コストのさまざまな要件を満たすために、異なるサイズのDRAMが、N3290 x メイン SoC 共に 1つのパッケージに積層されています、つまり、マルチチップパッケージ ( MCP ) です。  N32901R1DN は、特に、64 ピン LQFP パッケージを用いて設計されており、1Mbitx16 SDRAM が、MCP 内部に積層されています。  2 層PCBを採用し、ダンピング抵抗、EMI 防止部品などを除去することで、総部品コストを低減することができました。その利点には、より少ない PCBス ペース、リードタイムの短縮、より信頼性の高い製造歩留まりなどがあります。