N32901U1DNは、ARM926EJ-S CPUコア上に構築され、JPEGコーデック、CMOSセンサーインターフェイス、32 チャネルSPU ( 音声処理部 ) 、 ADC およびDACと統合され、部品コストを節約しながら、様々な種類のアプリケーションニーズを満たしています。  ARM926 @ 200 MHz 、シンクロナスDRAM、2D BitBLTアクセラレータ、CMOSイメージセンサインターフェイス、LCD パネルインターフェイス、USB 1.1 ホストおよびUSB2.0 HS デバイスの組み合わせにより、N32901U1DN は、LCD ELA機器用の最良の選択になります。

N32901U1DNの最大解像度は、TFT 液晶パネルで、QVGA ( 320x240 ) です。2D BitBLTアクセラレータは、グラフィック計算を加速し、消費電力を節約するために、レンダリングを滑らかに、CPUをオフロードします。

N32901U1DNは、ビットマップグラフィックスが広く使用されている、または、CMOSイメージセンサ ( CIS ) が必要とされるアプリケーション用にコスト/パフォーマンスの点で有利な立場にあります。

システム全体の部品コストのさまざまな要件を満たすために、異なるサイズのDRAMが、N3290 xメインSoC共に 1 つのパッケージに積層されています、つまり、マルチチップパッケージ ( MCP ) です。N32901U1DNは、特に、128 ピンLQFPパッケージを用いて設計されており、1 Mbitx 16 SDRAMが、MCP内部に積層されています。2 層PCBを採用し、ダンピング抵抗、EMI 防止部品などを除去することで、総部品コストを低減することができました。その利点には、より少ないPCBス ペース、リードタイムの短縮、より信頼性の高い製造歩留まりなどがあります。