0.35um 3.3V/5V Process
0.35um 3.3V/5V embedded Logic NVM Process
0.35um 3.3V/5V embedded Logic NVM Process
此製程為Dual GOX製程，提供3.3V與5V元件因應邏輯產品。配合高阻值Poly2，PIP電容及Bipolar，實現類比信號的設計。此製程結合億而得微電子所提供之3.3V MTP NVM IP，使客戶在無需增加光罩及製程成本的情況下嵌入NVM。億而得微電子所提供的NVM IP種類為(1) EEPROM (2) Flash (3) MTP，並完整提供IP Memory Density從256 X 8 bits 至16K X16 bits。此製程已大量使用於Microcontroller Unit (MCU)產品上。為了方便您在數位電路上的設計，我們同時也提供了3.3V與5V Standard Cell Library，同時也提供3.3V SRAM compiler 的服務。
Design Kits
| Design Kits | Vender | Tools / Version | |
|---|---|---|---|
| SPICE | - | HSIPCE | BSIM3V3 (L49) |
| Spectre SPICE | |||
| DRC | Mentor Graphics | Calibre | |
| LVS | Mentor Graphics | Calibre | |
| LPE | Mentor Graphics | Calibre | |
| Cell Library | - |
0.35um 3.3V Standard Cell / IO Cell Library |
|
| NVM IP |
YMC (MTP, Flash, EEPROM) |
Density 256 X 8 bits ~ 16K X 16 bits Byte Write / Byte Read Extra Low Read Voltage ~1.2V Endurance >100K |
|
| SRAM | - |
0.35um 3.3V SRAM compiler (64 x 2bits ~ 4K x 8 bits) |
|
| Mismatch Report | - | 0.35um 3.3V mismatch report | |