ファウンドリーサービス
ファウンドリーサービス
Multi-Layer Mask (MLM)および Multi-Project Wafer (MPW) サービス
ヌヴォトン・ファウンドリーは様々な選択肢をご用意し、お客様の新製品の設計と認証を行いやすくしています。当社のShuttleサービスは多数の顧客の設計を平行して処理することを可能にし、同一のウェハー内にてそれを実現しました（Multi-Project Wafer (MPW) ）。当社は同時にマルチレイヤーマスク（Multi-Layer Mask（MLM））サービスも提供しており、複数のPhoto Layerを同一ウェハー内に配置することで、標準的なウェハー製造方式と比べ、MLMサービスはコストを4分の1に減らすことができます。
カスタム製造プロセスおよびCycle Timeの高速化
当社はプラットフォームをモジュール化してお客様にカスタム製造プロセスを提供しており、同時にCycle Timeを高速化しています。最高0.8 Day/Layer の速度で、新製品のTime to Market効果を高め、刻一刻と変化する市場へのすばやい対応が可能になります。
組み込み型不揮発性メモリIP
当社ではお客様の各種アプリケーションにおけるメモリ要求に応えるため、特別に0.35umシリーズの製造プロセスにおいて以下の3タイプの組み込み型不揮発性メモリ (Non-Volatile Memory, NVM)IPを提供しています。 (1) YMC(Yield Microelectronics Corporation)が提供する3.3V MTP (Multi-Time-Programing) NVM IP、(2) eMemory (eMemory Technology, Inc.)が提供する5V OTP (One-Time-Programing) NVM IP、(3) ヌヴォトンがTrimming Functionとして提供する5V Poly e-Fuse IP。
完全なDesign Kits と全方位的なサポートチーム
当社は最高の精度と完成度を誇る Design Kits をお客様に提供して製品設計を行い、同時に全方位的なサービスチームが顧客サポートを行います。これによりお客様が製品を順調に市場に投入できるようにいたします。
| Process | Vender | Tool / Version | |
|---|---|---|---|
| Design Rule & Sample Layout | - | Layout Design Rule | Device sample layout |
| - | ESD / Latch-Up Layout Design Rule | ESD sample layout | |
| SPICE Model | - | HSPICE | BSIM3V3 (L49) (+macro) |
| - | Spectre SPICE | BSIM3V3 (L49) (+macro) | |
| DRC | Mentor Graphics | Calibre | |
| LVS | Mentor Graphics | Calibre | |
| LPE | Mentor Graphics | Calibre | |
| Cell Library | - | Standard Cell Library / IO Cell Library | |
| SRAM | - | SRAM compiler (64 x 2 bits ~ 4K x 8 bits ) | |
| Mismatch Report | - | Mismatch report | |
