

Arm® Cortex®-M

32-位 微控制器

NuMicro® 家族 NUC131 系列 规格书

The information described in this document is the exclusive intellectual property of Nuvoton Technology Corporation and shall not be reproduced without permission from Nuvoton.

Nuvoton is providing this document only for reference purposes of NuMicro™ microcontroller based system design. Nuvoton assumes no responsibility for errors or omissions.

All data and specifications are subject to change without notice.

For additional information or questions, please contact: Nuvoton Technology Corporation.

www.nuvoton.com

目录

1	概述.....	7
2	特性.....	8
3	缩写表.....	12
4	编号信息列表与管脚定义	13
4.1	NuMicro® NUC131 系列选型编码.....	13
4.2	NuMicro® NUC131 系列选型指南.....	14
4.3	管脚配置	15
4.3.1	NuMicro® NUC131 管脚图	15
4.4	管脚描述	17
4.4.1	NuMicro® NUC131 管脚描述.....	17
5	方块图.....	23
5.1	NuMicro® NUC131 方块图	23
6	功能描述	24
6.1	ARM® Cortex®-M0 内核	24
6.2	系统管理器	26
6.2.1	概述	26
6.2.2	系统复位.....	26
6.2.3	系统电源分配	27
6.2.4	系统内存映射	28
6.2.5	系统定时器(SysTick)	30
6.2.6	嵌套向量中断控制器 (NVIC)	31
6.2.7	系统控制.....	35
6.3	时钟控制器	36
6.3.1	概述	36
6.3.2	系统时钟和SysTick 时钟.....	38
6.3.3	掉电模式时钟	39
6.3.4	分频器输出.....	40
6.4	Flash存储控制器 (FMC)	41

6.4.1 概述	41
6.4.2 特性	41
6.5 通用 I/O (GPIO)	42
6.5.1 概述	42
6.5.2 特性	42
6.6 定时器控制器(TIMER)	43
6.6.1 概述	43
6.6.2 特性	43
6.7 PWM发生器和捕捉时钟(PWM)	44
6.7.1 概述	44
6.7.2 特性	44
6.8 基本 PWM 发生器和捕获定时器 (BPWM)	46
6.8.1 概述	46
6.8.2 特性	46
6.9 看门定时狗 (WDT)	48
6.9.1 概述	48
6.9.2 特性	48
6.10窗口看门狗定时器(WWDT)	49
6.10.1 概述	49
6.10.2 特性	49
6.11UART 接口控制器 (UART)	50
6.11.1 概述	50
6.11.2 特性	50
6.12I ² C 总线控制器 (I ² C)	52
6.12.1 概述	52
6.12.2 特征	52
6.13串行外围设备接口 (SPI)	53
6.13.1 概述	53

6.13.2 特性	53
6.14 控制器局域网(CAN)	54
6.14.1 概述	54
6.14.2 特性	54
6.15 模拟数字转换(ADC)	55
6.15.1 概述	55
6.15.2 特性	55
7 应用电路	56
8 电器特性	57
8.1 绝对最大额定值	57
8.2 DC电气特性	58
8.3 AC电气特性	62
8.3.1 外部 4~24 MHz 高速晶振	62
8.3.2 外部 4~24 MHz 高速晶振	62
8.3.3 内部 22.1184 MHz 高速晶振	63
8.3.4 内部 10 kHz 低速晶振	64
8.4 模拟特性	65
8.4.1 12-bit SARADC规格	65
8.4.2 LDO 和电源管理规格	66
8.4.3 低压复位规格	67
8.4.4 欠压检测规格	67
8.4.5 上电复位规格	68
8.5 Flash DC 电气特性	69
8.6 I ² C 动态特性	70
8.7 SPI 动态特性	71
9 封装尺寸	73
9.1 64-pin LQFP (7x7x1.4 mm footprint 2.0 mm)	73
9.2 48-pin LQFP (7x7x1.4 mm footprint 2.0 mm)	74
10 修订历史	75

图集

图 4.1-1 NuMicro® NUC131 系列选型编码 13

图 4.3-1 NuMicro® NUC131SxxAE LQFP 64-pin 管脚图..... 15

图 4.3-2 NuMicro® NUC131LxxAE LQFP 48-pin 管脚图 16

图 5.1-1 NuMicro® NUC131 方块图 23

图 6.1-1 功能控制器框图..... 24

图 6.2-1 NuMicro® NUC131 电源分布框图 27

图 6.3-1 时钟发生器框图..... 36

图 6.3-2 时钟发生器全局视图 37

图 6.3-3 系统时钟框图 38

图 6.3-4 SysTick 时钟控制框图..... 38

图 6.3-5 分频器的时钟源..... 40

图 6.3-6 分频器框图 40

图 8.3-1 典型晶振应用电路 63

图 8.3-2 HIRC 精度 vs温度 64

图 8.4-1 上电条件 68

图 8.6-1 I²C 时序图 70

图 8.7-1 SPI 主机模式时序图..... 71

图 8.7-2 SPI 从机模式时序图..... 72

表集

表 3-1 缩写表 12

表 6.2-1 片上控制器地址空间分配 29

表 6.2-2 异常模式 32

表 6.2-3 系统中断映射 33

表 6.2-4 向量表格式 34

表 6.7-1 PWM & BPWM 特性比较表 45

表 6.8-1 PWM & BPWM 特性比较表 47

1 概述

NuMicro® NUC131 系列是内嵌 ARM® Cortex®-M0 内核的 32 位微控制器，最高可运行到 50 MHz，内建 36K/68K 字节的 Flash，8K 字节的 SRAM 以及用来存储升级代码的 4 K 字节 LDROM。另外还有丰富的外设接口，例如：定时器，看门狗，窗口式看门狗，UART，SPI，I2C，PWM，GPIO，LIN 总线，CAN 总线，760 kSPS 高速的 12 位 ADC，低压复位，掉电侦测等。

2 特性

- ARM® Cortex®-M0 内核
 - 最高可运行到 50 MHz
 - 一个 24 位系统时钟
 - 支持低功耗掉电模式
 - 单周期 32 位硬件乘法器
 - 可嵌套向量中断控制器 (NVIC) 用于控制 32 个中断源, 每个中断有 4 种优先级
 - 串行调试接口支持 2 个观察点/4 个中断点
- 内建 LDO, 支持从 2.5V 到 5.5V 的宽电压操作
- Flash 存储器
 - 36K/68K 字节 flash 存储器用来存储程序代码
 - 4K 字节 flash 存储器用来存储 ISP 升级引导代码
 - 支持在系统编程 (ISP) 和在应用编程 (IAP) 升级代码更新
 - 支持 512 字节页擦除
 - 通过 SWD/ICE 接口, 支持 2 线 ICP 升级
 - 支持外部编程器并行高速编程模式
- SRAM 存储器
 - 8K 字节内嵌 SRAM
- 时钟控制
 - 针对不同应用可灵活选择时钟
 - 内置 22.1184 MHz 高速振荡器可用于系统运行
 - 精度范围 $\pm 1\%$ ($+25^{\circ}\text{C}$, $V_{\text{DD}} = 5\text{V}$)
 - 精度范围 $\pm 3\%$ ($-40^{\circ}\text{C} \sim +105^{\circ}\text{C}$, $V_{\text{DD}} = 2.5\text{V} \sim 5.5\text{V}$)
 - 内置 10 kHz 低速振荡器用于看门狗及掉电唤醒等功能
 - 支持一组高至 200MHz 的 PLL 输出, BPWM/PWM 时钟频率高至 100MHz, 系统操作频率高至 50MHz
 - 外部 4~24 MHz 高速晶振用于精准的时序操作
- GPIO
 - 四种 I/O 模式:
 - 准双向模式
 - 推挽输出模式
 - 开漏输出模式
 - 高阻输入模式
 - 可配置 TTL/Schmitt 触发输入
 - I/O 管脚可配置为边沿/电平触发模式的中断源
- 定时器
 - 支持 4 组 32 位定时器, 每个定时器包括一个 24 位向上计数器和一个 8 位预分频器
 - 每个定时器都有独立的时钟源
 - 提供 one-shot, periodic, toggle 和 continuous counting 操作模式
 - 支持事件计数功能
 - 支持输入捕获功能
- 看门狗定时器
 - 多个时钟源选择
 - 系统时钟 (HCLK)
 - 内部 10 kHz 振荡器 (LIRC)
 - 8 个可选的时间溢出周期, 从 1.6 毫秒~26 秒 (取决于时钟源的选择)
 - 可用作掉电模式或空闲模式的唤醒
 - 看门狗溢出事件可以触发中断或者复位芯片

- 窗口看门狗
 - 6 位向下计数器搭配 11 位预分频器，用作宽范围的窗口选择
- BPWM/捕捉
 - 支持时钟频率最高达 100MHz
 - 支持两组 BPWM，每组都有一个 16 位计数器和 6 个输出通道
 - 支持 BPWM 输出/捕捉输入独立模式
 - 支持 12 位从 1 到 4096 的预分频
 - 支持 BPWM 计数器 16 位分辨率
 - 向上，向下和上下计数操作类型
 - 每个 BPWM 管脚支持掩码功能和三态使能
 - 支持下列事件中断：
 - BPWM 计数器的值为 0，周期值或者比较的值
 - 支持下列事件触发 ADC 转换：
 - BPWM 计数器的值为 0，周期值或者比较值。
 - 支持 12 个 16 位分辨率的捕捉输入信道
 - 支持上升沿，下降沿和双边沿的捕捉条件
 - 支持上升沿，下降沿和双边沿输入捕捉中断
 - 支持上升沿，下降沿和双边沿捕捉计数器加载选项
- PWM/捕捉
 - 支持时钟频率最高达 100MHz
 - 支持两组 PWM，每组都有 3 个 16 位计数器和 6 个输出通道
 - 支持 PWM 输出/捕捉输入独立模式
 - 支持 3 对互补模式输出信道
 - 12 位分辨率的死区插入
 - 每个周期有两个比较值
 - 支持 12 位从 1 到 4096 的预分频
 - 支持 PWM 计数器 16 位分辨率
 - 向上，向下和上下计数操作类型
 - 每个 PWM 管脚支持掩码功能和三态使能
 - 支持刹车功能
 - 刹车源来自管脚和系统的安全事件(时钟失败，欠压检测和 CPU 锁住)
 - 刹车源管脚有噪声滤波器
 - 通过边沿侦测刹车源来控制刹车状态直到刹车中断清除
 - 在刹车条件解除后通过电平侦测刹车源来自动恢复功能
 - 支持下列事件中断：
 - PWM 计数器的值为 0，周期值或者比较的值
 - 发生刹车条件
 - 支持下列事件触发 ADC 转换：
 - PWM 计数器的值为 0，周期值或者比较值。
 - 支持 16 个 16 位分辨率的捕捉输入信道
 - 支持上升沿，下降沿和双边沿的捕捉条件
 - 支持上升沿，下降沿和双边沿输入捕捉中断
 - 支持上升沿，下降沿和双边沿捕捉计数器加载选项
- UART
 - 最多 6 个串口控制器
 - UART0 和 UART1 端口带流控功能(TXD, RXD, nCTS 和 nRTS)
 - UART0, UART1 和 UART2 带 16 字节的缓存
 - 支持 IrDA(SIR)和 LIN 功能
 - 支持 RS-485 9 位模式和方向控制

- 支持自动波特率发生器
- SPI
 - 1 路 SPI 控制器
 - 支持 SPI 主/从机模式
 - 全双工同步串行数据传输
 - 传输数据长度可为 8 到 32 位
 - 首位数据传输可为 MSB 或 LSB
 - 在时钟上升沿或者下降沿收发数据可独立配置
 - 支持 32 位传输模式下字节睡眠
 - 支持三线，无从机片选信号，双向接口
- I²C
 - 最多 2 组 I²C 控制器
 - 支持主/从机模式
 - 主从机间双向数据传输
 - 多主机总线（无中心主机）
 - 总线仲裁，可避免主机同时传输数据时的冲突
 - 串行时钟的同步机制，用一条总线来实现设备间各种速度下的通讯
 - 串行时钟同步可作为握手机制，控制总线上数据的传输及暂停
 - 可编程时钟适用于各种波特率控制
 - 支持多地址识别（4 个带屏蔽功能的从机地址）
 - 支持唤醒功能
- CAN 2.0
 - 支持一组 Can 设备
 - 支持 CAN 协议 2.0 A B 部分
 - 比特率高至 1M
 - 32 个报文对象
 - 每个信息对象有自己的标识掩码
 - 可编程 FIFO 模式（报文级联）
 - 可屏蔽中断
 - 时间触发的 CAN 应用中禁用自动重传模式
 - 支持掉电唤醒系统功能
- ADC
 - 12 位 SAR ADC 快至 760 kSPS
 - 多至 8 信道单端输入或 4 通道差分输入
 - 支持单次/单周期扫描/连续扫描模式
 - 每个通道都有独立的转换结果寄存器
 - 只对使能的通道扫描
 - 阈电压检测
 - 软件编程或外部输入可以触发 ADC 开始转换
- 96 位唯一 ID(UID)
- 128 位唯一客户 ID (UCID)
- 掉电检测
 - 有 4 个等级: 4.4 V/3.7 V/2.7 V/2.2 V
 - 支持掉电中断或复位功能
- 低压复位
 - 复位门槛电压: 2.0 V
- 操作温度: -40°C ~ 105°C
- 封装:
 - 无铅封装(RoHS)

- LQFP 64-pin / 48-pin

3 缩写表

缩写	描述
ADC	Analog-to-Digital Converter
APB	Advanced Peripheral Bus
AHB	Advanced High-Performance Bus
BOD	Brown-out Detection
BPWM	Basic Pulse Width Modulation
CAN	Controller Area Network
DAP	Debug Access Port
FIFO	First In, First Out
FMC	Flash Memory Controller
GPIO	General-Purpose Input/Output
HCLK	The Clock of Advanced High-Performance Bus
HIRC	22.1184 MHz Internal High Speed RC Oscillator
HXT	4~24 MHz External High Speed Crystal Oscillator
IAP	In Application Programming
ICP	In Circuit Programming
ISP	In System Programming
LDO	Low Dropout Regulator
LIN	Local Interconnect Network
LIRC	10 kHz internal low speed RC oscillator (LIRC)
MPU	Memory Protection Unit
NVIC	Nested Vectored Interrupt Controller
PCLK	The Clock of Advanced Peripheral Bus
PLL	Phase-Locked Loop
PWM	Pulse Width Modulation
SPI	Serial Peripheral Interface
SPS	Samples per Second
TMR	Timer Controller
UART	Universal Asynchronous Receiver/Transmitter
UCID	Unique Customer ID
WDT	Watchdog Timer
WWDT	Window Watchdog Timer

表 3-1 缩写表

4 编号信息列表与管脚定义

4.1 NuMicro® NUC131 系列选型编码




图 4.1-1 NuMicro® NUC131 系列选型编码

4.2 NuMicro® NUC131 系列选型指南

Part Number	APROM (KB)	RAM (KB)	Data Flash (KB)	ISP ROM (KB)	I/O	Timer (32-bit)	Connectivity					PWM (16-bit)	ADC (12-bit)	ISP/CP/IAP	Package
							UART	SPI	I ² C	LIN	CAN				
NUC131LC2AE	36	8	Configurable	4	42	4	6	1	2	3	1	24	8 ch	√	LQFP48
NUC131LD2AE	68	8	Configurable	4	42	4	6	1	2	3	1	24	8 ch	√	LQFP48
NUC131SC2AE	36	8	Configurable	4	56	4	6	1	2	3	1	24	8 ch	√	LQFP64
NUC131SD2AE	68	8	Configurable	4	56	4	6	1	2	3	1	24	8 ch	√	LQFP64

4.3 管脚配置

4.3.1 NuMicro® NUC131 管脚图

4.3.1.1 NuMicro® NUC131SxxAE LQFP 64 管脚 (7 mm * 7mm)




图 4.3-1 NuMicro® NUC131SxxAE LQFP 64-pin 管脚图

NUC131 SERIES DATASHEET

4.3.1.2 NuMicro® NUC131LxxAE LQFP 48 管脚




图 4.3-2 NuMicro® NUC131LxxAE LQFP 48-pin 管脚图

4.4 管脚描述

4.4.1 NuMicro® NUC131 管脚描述

管脚号.		管脚名称	管脚类型	管脚描述
LQFP 64-pin	LQFP 48-pin			
1		PB.14	I/O	通用数字输入/输出管脚
		INT0	I	外部中断0输入管脚
2		PB.13	I/O	通用数字输入/输出管脚
3	1	PB.12	I/O	通用数字输入/输出管脚
		CLKO	O	时钟频率分频输出管脚
		BPWM1_CH3	I/O	BPWM1 CH3输出/捕捉输入管脚
4	2	PF.5	I/O	通用数字输入/输出管脚
		I2C0_SCL	I/O	I ² C0 时钟管脚
		PWM1_CH5	I/O	PWM1 CH5输出/捕捉输入管脚
5	3	PF.4	I/O	通用数字输入/输出管脚
		I2C0_SDA	I/O	I ² C0 数据输入/输出管脚
		PWM1_CH4	I/O	PWM1 CH4输出/捕捉输入管脚
6	4	PA.11	I/O	通用数字输入/输出管脚
		I2C1_SCL	I/O	I ² C1 时钟管脚
		PWM1_CH3	I/O	PWM1 CH3输出/捕捉输入管脚
7	5	PA.10	I/O	通用数字输入/输出管脚
		I2C1_SDA	I/O	I ² C1 数据输入/输出管脚
		PWM1_CH2	I/O	PWM1 CH2输出/捕捉输入管脚
8	6	PA.9	I/O	通用数字输入/输出管脚
		I2C0_SCL	I/O	I ² C0 时钟管脚
		UART1_nCTS	I	UART1清零发送输入管脚
9	7	PA.8	I/O	通用数字输入/输出管脚.
		I2C0_SDA	I/O	I ² C0 数据输入/输出管脚
		UART1_nRTS	O	UART1请求发送输出管脚
10	8	PB.4	I/O	通用数字输入/输出管脚
		UART1_RXD	I	UART1数据接收器输入管脚

管脚号.		管脚名称	管脚类型	管脚描述
LQFP 64-pin	LQFP 48-pin			
11	9	PB.5	I/O	通用数字输入/输出管脚
		UART1_TXD	O	UART1数据发送输出管脚
12		PB.6	I/O	通用数字输入/输出管脚
		UART1_nRTS	O	UART1请求发送输出管脚
13		PB.7	I/O	通用数字输入/输出管脚
		UART1_nCTS	I	UART1清零发送输入管脚
14	10	LDO_CAP	P	LDO 输出管脚.
15	11	V _{DD}	P	电源供应管脚, 为IO端口、内部PLL电路LDO源和数字电路提供电源
16	12	V _{SS}	P	数字电路地
17	13	PB.0	I/O	通用数字输入/输出管脚
		UART0_RXD	I	UART0数据接收器输入管脚
18	14	PB.1	I/O	通用数字输入/输出管脚
		UART0_TXD	O	UART0数据发送输出管脚
19	15	PB.2	I/O	通用数字输入/输出管脚.
		UART0_nRTS	O	UART0请求发送输出管脚
		TM2_EXT	I	Timer2外部捕捉输入管脚
		TM2	O	Timer2 toggle 输出管脚
		PWM1_BRAKE1	I	PWM1 刹车输入管脚
20	16	PB.3	I/O	通用数字输入/输出管脚
		UART0_nCTS	I	UART0清零发送输入管脚
		TM3_EXT	I	Timer3外部捕捉输入管脚
		TM3	O	Timer3 toggle 输出管脚
		PWM1_BRAKE0	I	PWM1刹车输入管脚
21	17	PD.6	I/O	通用数字输入/输出管脚
		CAN0_RXD	I	CAN0数据接收输入管脚
		BPWM1_CH1	I/O	BPWM1 CH1输出/捕捉输入管脚
22	18	PD.7	I/O	通用数字输入/输出管脚
		CAN0_TXD	O	CAN0数据发送输出管脚
		BPWM1_CH0	I/O	BPWM1 CH0输出/捕捉输入管脚

管脚号.		管脚名称	管脚类型	管脚描述
LQFP 64-pin	LQFP 48-pin			
23	19	PD.14	I/O	通用数字输入/输出管脚
		UART2_RXD	I	UART2数据接收器输入管脚
		BPWM0_CH5	I/O	BPWM0 CH5 输出/捕捉输入管脚
24	20	PD.15	I/O	通用数字输入/输出管脚
		UART2_TXD	O	UART2数据发送器输出管脚
		BPWM0_CH4	I/O	BPWM0 CH4 输出/捕捉输入管脚
25	21	PC.3	I/O	通用数字输入/输出管脚
		SPI0_MOSI0	I/O	SPI0 MOSI (主出,从入) 管脚
		BPWM0_CH3	O	BPWM0 CH3 输出/捕捉输入管脚.
26	22	PC.2	I/O	通用数字输入/输出管脚
		SPI0_MISO0	I/O	SPI0 MISO (主入,从出) 管脚
		BPWM0_CH2	I	BPWM0 CH2 输出/捕捉输入管脚
27	23	PC.1	I/O	通用数字输入/输出管脚
		SPI0_CLK	I/O	SPI0串行时钟输入管脚
		BPWM0_CH1	I/O	BPWM0 CH1 输出/捕捉输入管脚
28	24	PC.0	I/O	通用数字输入/输出管脚
		SPI0_SS0	I/O	SPI0从选择管脚
		BPWM0_CH0	I/O	BPWM0 CH0输出/捕捉输入管脚
29		PE.5	I/O	通用数字输入/输出管脚
		PWM0_CH5	I/O	PWM0 CH5 输出/捕捉输入管脚
		TM1_EXT	I	Timer1外部捕捉输入管脚
		TM1	O	Timer1 toggle 输出管脚
30		PB.11	I/O	通用数字输入/输出管脚
		TM3	I/O	Timer3事件计数器输入/ toggle 输出管脚
		PWM0_CH4	I/O	PWM0 CH4 输出/捕捉输入管脚
31		PB.10	I/O	通用数字输入/输出管脚
		TM2	I/O	Timer2 事件计数器输入/ toggle 输出管脚
32		PB.9	I/O	通用数字输入/输出管脚
		TM1	I/O	Timer1 事件计数器输入/ toggle 输出管脚

管脚号.		管脚名称	管脚类型	管脚描述
LQFP 64-pin	LQFP 48-pin			
33		PC.11	I/O	通用数字输入/输出管脚
		PWM1_BRAKE1	I	PWM1 刹车输入管脚
34		PC.10	I/O	通用数字输入/输出管脚
		PWM1_BRAKE0	I	PWM1 刹车输入管脚
35		PC.9	I/O	通用数字输入/输出管脚
		PWM0_BRAKE1	I	PWM0 刹车输入管脚
36		PC.8	I/O	通用数字输入/输出管脚
		PWM0_BRAKE0	I	PWM0 刹车输入管脚
37	25	PA.15	I/O	通用数字输入/输出管脚
		PWM0_CH3	I/O	PWM0 CH3输出/捕捉输入管脚
38	26	PA.14	I/O	通用数字输入/输出管脚
		PWM0_CH2	I/O	PWM0 CH2输出/捕捉输入管脚
39	27	PA.13	I/O	通用数字输入/输出管脚
		PWM0_CH1	I/O	PWM0 CH1输出/捕捉输入管脚
		UART5_TXD	O	UART5数据发送器输出管脚
40	28	PA.12	I/O	通用数字输入/输出管脚
		PWM0_CH0	I/O	PWM0 CH0 输出/捕捉输入管脚
		UART5_RXD	I	UART5数据接收器输入管脚
41	29	PF.7	I/O	通用数字输入/输出管脚
		ICE_DAT	I/O	SWD调试接口数据管脚 注：建议在管脚ICE_DAT使用100 kΩ上拉电阻。
42	30	PF.6	I/O	通用数字输入/输出管脚
		ICE_CLK	I	SWD调试接口时钟管脚 注：建议在管脚ICE_CLK使用100 kΩ上拉电阻。
43	31	AV _{SS}	AP	模拟电路地管脚
44	32	PA.0	I/O	通用数字输入/输出管脚
		ADC_CH0	AI	ADC_CH0模拟输入管脚
		PWM0_CH4	I/O	PWM0 CH4输出/捕捉输入管脚
		I ² C1_SCL	I/O	I ² C1时钟管脚
		UART5_TXD	O	UART5数据发送器输出管脚

管脚号.		管脚名称	管脚类型	管脚描述
LQFP 64-pin	LQFP 48-pin			
45	33	PA.1	I/O	通用数字输入/输出管脚
		ADC_CH1	AI	ADC_CH1模拟输入管脚
		PWM0_CH5	I/O	PWM0 CH5输出/捕捉输入管脚
		I2C1_SDA	I/O	I ² C1数据输入/输出管脚
		UART5_RXD	I	UART5数据接收器输入管脚
46	34	PA.2	I/O	通用数字输入/输出管脚
		ADC_CH2	AI	ADC_CH2模拟输入管脚
		PWM1_CH0	I/O	PWM1 CH0输出/捕捉输入管脚
		UART3_TXD	O	UART3数据发送器输出管脚
47	35	PA.3	I/O	通用数字输入/输出管脚
		ADC_CH3	AI	ADC_CH3模拟输入管脚
		PWM1_CH1	I/O	PWM1 CH1输出/捕捉输入管脚
		UART3_RXD	I	UART3数据接收器输入管脚
48	36	PA.4	I/O	通用数字输入/输出管脚
		ADC_CH4	AI	ADC_CH4模拟输入管脚
49	37	PA.5	I/O	通用数字输入/输出管脚
		ADC_CH5	AI	ADC_CH5模拟输入管脚
		UART3_RXD	I	UART3数据接收器输入管脚
50	38	PA.6	I/O	通用数字输入/输出管脚
		ADC_CH6	AI	ADC_CH6模拟输入管脚
		UART3_TXD	O	UART3数据发送器输出管脚
51	39	PA.7	I/O	通用数字输入/输出管脚
		ADC_CH7	AI	ADC_CH7模拟输入管脚
		V _{REF}	AP	ADC 参考电压输入管脚
52	40	AV _{DD}	AP	内部模拟电路电源输入管脚
53	41	PC.7	I/O	通用数字输入/输出管脚
		UART4_RXD	I	UART4数据接收器输入管脚
		I2C0_SCL	I/O	I ² C0 时钟管脚
		PWM0_BRAKE1	I	PWM0 刹车输入管脚
54	42	PC.6	I/O	通用数字输入/输出管脚

管脚号.		管脚名称	管脚类型	管脚描述
LQFP 64-pin	LQFP 48-pin			
		UART4_TXD	O	UART4数据发送器输出管脚
		I2C0_SDA	I/O	I ² C0 数据输入/输出管脚
		PWM0_BRAKE0	I	PWM0 刹车输入管脚
55		PC.15	I/O	通用数字输入/输出管脚
56		PC.14	I/O	通用数字输入/输出管脚
57	43	PB.15	I/O	通用数字输入/输出管脚
		INT1	I	外部中断1输入脚
		TM0_EXT	I	Timer0外部捕捉输入管脚
		TM0	O	Timer0 toggle输出管脚
58	44	PF.0	I/O	通用数字输入/输出管脚
		XT1_OUT	O	外部 4~24 MHz (高速) 晶体输出管脚
		BPWM1_CH4	I/O	BPWM1 CH4输出/捕捉输入管脚
59	45	PF.1	I/O	通用数字输入/输出管脚
		XT1_IN	I	外部 4~24 MHz (高速) 晶体输入管脚
		BPWM1_CH5	I/O	BPWM1 CH5输出/捕捉输入管脚
60	46	nRESET	I	外部复位输入: 低电平有效, 带一个内部上拉. 设置该脚为低电平可复位芯片到初始状态 注: 建议在管脚nRESET使用10 kΩ上拉电阻和10 μF电容。
61		V _{SS}	P	数字电路地管脚
62		V _{DD}	P	电源供应管脚, 为IO端口、内部PLL电路LDO源和数字电路提供电源
63	47	PF.8	I/O	通用数字输入/输出管脚
		CLKO	O	时钟频率分频输出管脚
64	48	PB.8	I/O	通用数字输入/输出管脚
		STADC	I	ADC 外部触发输入管脚
		TM0	I/O	Timer0事件计数器输入/输出管脚
		CLKO	O	时钟频率分频输出管脚
		BPWM1_CH2	I/O	BPWM1 CH2输出/捕捉输入管脚

注意:管脚类别 I = 数字输入, O = 数字输出; AI = 模拟输入; P = 电源; AP =模拟电源

5 方块图

5.1 NuMicro® NUC131 方块图




图 5.1-1 NuMicro® NUC131 方块图

6 功能描述

6.1 ARM® Cortex®-M0 内核

The Cortex®-M0 处理器是一个可配置，多级流水线的 32 位精简指令集处理器。它有 AMBA、AHB-Lite 接口和嵌套向量中断控制器（NVIC），具有可选的硬件调试功能，可以执行 Thumb 指令，并与其它 Cortex-M 系列兼容。支持两种模式 - Thread 模式与 Handler 模式。异常时系统进入 Handler 模式。从 Handler 模式返回时，执行异常返回。复位时系统进入 Thread 模式。Thread 模式也可由异常返回时进入。图 6.1-1 为处理器的功能图




图 6.1-1 功能控制器框图

设备提供了以下组件及特性

- 低门数处理器:
 - ARMv6-M Thumb® 指令集
 - Thumb-2 技术
 - ARMv6-M 兼容 24 位 系统定时器
 - 一个 32 位 硬件乘法器
 - 系统接口支持小端（little-endian）数据访问
 - 准确而及时的中断处理能力
 - 加载/存储多个数据和多周期乘法指令可被终止然后重新开始从而实现快速中断处理
 - C 应用程序二进制接口的异常兼容模式（C-ABI）。这个 ARMv6-M 的模式允许用户使用纯 C 函数实现中断处理。
 - 使用中断唤醒（WFI）进入低功耗的休眠模式，事件唤醒（WFE）指令或者从中断退出休眠模式
- NVIC 特性:
 - 32 个外部中断，每个中断有 4 个优先级
 - 专用的不可屏蔽中断（NMI）
 - 同时支持电平和脉冲中断触发
 - 中断唤醒控制器（WIC），支持低功耗睡眠模式

- 调试
 - 四个硬件断点
 - 两个观察点
 - 用于非侵入式代码分析的程序计数采样寄存器（PCSR）
 - 单步和向量捕获能力
- 总线接口：
 - 提供简单的集成到所有系统外设和存储器的单一 32 位 AMBA-3 ABH-Lite 系统接口
 - 支持 DAP (Debug Access Port) 的单一 32 位的从机端口

6.2 系统管理器

6.2.1 概述

系统管理包括如下功能：

- 系统复位
- 系统内存映射
- 产品 ID、芯片复位、模块功能复位和多功能管脚控制的系统管理寄存器
- 系统定时器 (SysTick)
- 嵌套中断向量控制器 (NVIC)
- 系统控制寄存器

6.2.2 系统复位

系统复位可以由如下的任何一种中断实现，这些复位中断标志可以通过寄存器RSTSRC读取。

- 上电复位
- nRESET引脚低电平复位
- 看门狗复位
- 低压复位
- 欠压检测器复位
- CPU 复位
- 系统复位

系统复位和上电复位可以复位整个芯片，包含外围设备。系统复位和上电复位的区别在于外部晶振电路和BS(ISPCON[1]) 位。系统复位不复位外部晶振电路和BS(ISPCON[1]) 位, 但上电复位可以。

6.2.3 系统电源分配

该器件的电源分配包括三个部分：

- 由 AV_{DD} 和 AV_{SS} 提供的模拟电源，为芯片模拟部分工作提供电压。
- 由 V_{DD} 和 V_{SS} 提供的数字电源，提供一个固定的1.8V数字电源，用于数字部分和I/O 引脚工作

内部的电压调节器LDO. 要求在相应的引脚上外接电容，并尽量靠近引脚摆放。模拟电源(AV_{DD})要与数字电源(V_{DD})是同一个电压准位。图 6.2-1 说明了NuMicro® NUC131的电源分布。




图 6.2-1 NuMicro® NUC131 电源分布框图

6.2.4 系统内存映射

NuMicro® NUC131 系列提供了4G字节寻址空间。片内控制器的内存地址分配如表 6.2-1所示。对片上外设的详细寄存器定义，内存空间，和编程指南，将在每个章节中详细描述。NuMicro® NUC131 系列只支持小端数据格式。

地址空间	标志	控制器
Flash 和SRAM 内存空间		
0x0000_0000 – 0x0001_0FFF	FLASH_BA	FLASH 存储空间 (68 KB)
0x2000_0000 – 0x2000_3FFF	SRAM_BA	SRAM 存储空间 (8 KB)
AHB Controllers Space (0x5000_0000 – 0x501F_FFFF)		
0x5000_0000 – 0x5000_01FF	GCR_BA	系统全局控制寄存器
0x5000_0200 – 0x5000_02FF	CLK_BA	时钟控制寄存器
0x5000_0300 – 0x5000_03FF	INT_BA	多路中断控制寄存器
0x5000_4000 – 0x5000_7FFF	GPIO_BA	GPIO 控制寄存器
0x5000_C000 – 0x5000_FFFF	FMC_BA	Flash 内存控制寄存器
APB1 Controllers Space (0x4000_0000 ~ 0x400F_FFFF)		
0x4000_4000 – 0x4000_7FFF	WDT_BA	看门狗控制寄存器
0x4001_0000 – 0x4001_3FFF	TMR01_BA	Timer0/Timer1 控制寄存器
0x4002_0000 – 0x4002_3FFF	I2C0_BA	I ² C0 接口控制寄存器
0x4003_0000 – 0x4003_3FFF	SPI0_BA	带主/从功能的SPI0控制寄存器
0x4004_0000 – 0x4004_3FFF	PWM0_BA	PWM0 控制寄存器
0x4004_4000 – 0x4004_7FFF	BPWM0_BA	BPWM0 控制寄存器
0x4005_0000 – 0x4005_3FFF	UART0_BA	UART0 控制寄存器
0x4005_4000 – 0x4005_7FFF	UART3_BA	UART3 控制寄存器
0x4005_8000 – 0x4005_BFFF	UART4_BA	UART4 控制寄存器
0x400E_0000 – 0x400E_FFFF	ADC_BA	模拟数字转换(ADC) 控制寄存器
APB2 Controllers Space (0x4010_0000 ~ 0x401F_FFFF)		
0x4011_0000 – 0x4011_3FFF	TMR23_BA	Timer2/Timer3 控制寄存器
0x4012_0000 – 0x4012_3FFF	I2C1_BA	I ² C1 接口控制寄存器
0x4014_0000 – 0x4014_3FFF	PWM1_BA	PWM1 控制寄存器
0x4014_4000 – 0x4014_7FFF	BPWM1_BA	BPWM1 控制寄存器
0x4015_0000 – 0x4015_3FFF	UART1_BA	UART1 控制寄存器

0x4015_4000 – 0x4015_7FFF	UART2_BA	UART2 控制寄存器
0x4015_8000 – 0x4015_BFFF	UART5_BA	UART5 控制寄存器
0x4018_0000 – 0x4018_3FFF	CAN0_BA	CAN0 总线控制寄存器
System Controllers Space (0xE000_E000 ~ 0xE000_EFFF)		
0xE000_E010 – 0xE000_E0FF	SCS_BA	系统定时器控制寄存器s
0xE000_E100 – 0xE000_ECFF	SCS_BA	外围中断控制器控制寄存器
0xE000_ED00 – 0xE000_ED8F	SCS_BA	系统控制寄存器

表 6.2-1 片上控制器地址空间分配

6.2.5 系统定时器(SysTick)

Cortex-M0 包含系统定时器: SysTick。SysTick 提供一种简单的24位写清零、递减、自装载同时具有可灵活控制机制的计数器。该计数器可用作实时系统(RTOS)的滴答定时器或一个简单的计数器。

当系统定时器使能后, 将从 SysTick 的当前值寄存器 (SYST_CVR) 的值向下计数到0, 并在下一个时钟周期, 重新加载 SysTick 重新加载值寄存器 (SYST_RVR) 的值。当计数器减到0时, 标志位 COUNTFLAG置位, 读 COUNTFLAG 位使其清零。

复位后, SYST_CVR 的值未知。使能前, 软件应该向寄存器写入值清零。这样确保定时器以 SYST_RVR 的值计数, 而非任意值。

若 SYST_RVR 为0, 在重新加载后, 定时器将保持当前值0。这个功能可以在计数器使能后用来禁用独立的功能。

详情请参考 “ARM® Cortex®-M0 Technical Reference Manual” 与 “ARM® v6-M Architecture Reference Manual”。

6.2.6 嵌套向量中断控制器 (NVIC)

Cortex-M0 提供中断控制器，用于总体管理异常，称之为“嵌套向量中断控制器 (NVIC)”。NVIC和处理器内核紧密相连，它提供以下特征：

- 支持嵌套和向量中断
- 自动保存和恢复处理器状态
- 简化的和确定的中断时间

NVIC 依照优先级处理所有支持的异常，所有异常在“处理器模式”处理。NVIC 结构支持32个(IRQ[31:0])离散中断，每个中断可以支持 4 级离散中断优先级。所有的中断和大多数系统异常可以配置为不同优先级。当中断发生时，NVIC 将比较新中断与当前中断的优先级，如果新中断优先级高，则立即处理新中断。

当接受任何中断时，ISR的开始地址可从内存的向量表中取得。不需要确定哪个中断被响应，也不要软件分配相关中断服务程序（ISR）的开始地址。当开始地址取得时，NVIC 将自动保存处理状态到栈中，包括以下寄存器“PC, PSR, LR, R0~R3, R12”的值。在ISR结束时，NVIC 将从栈中恢复相关寄存器的值，进行正常操作，因此花费少量且确定的时间处理中断请求。

NVIC 支持末尾连锁 “Tail Chaining”，有效处理背对背中断 “back-to-back interrupts”，即无需保存和恢复当前状态从而减少在切换当前ISR时的延迟时间。NVIC 还支持迟到“Late Arrival”，改善同时发生的ISR的效率。当较高优先级中断请求发生在当前ISR开始执行之前（保持处理器状态和获取起始地址阶段），NVIC 将立即处理更高优先级的中断，从而提高了实时性。

详情请参考“ARM® Cortex®-M0 Technical Reference Manual”与“ARM® v6-M Architecture Reference Manual”。

6.2.6.1 异常模式和系统中断映射

NuMicro® NUC131系列支持如表6-2 所列的异常模式。与所有中断一样，软件可以对其中一些中断设置4级优先级。最高优先级为“0”，最低优先级为“3”，所有用户可配置的优先级的默认值为“0”。注意：优先级为“0”在整个系统中为第4优先级，排在“Reset”，“NMI”与“Hard Fault”之后。

异常名称	向量号	优先级
Reset	1	-3
NMI	2	-2
Hard Fault	3	-1
Reserved	4 ~ 10	保留
SVCall	11	可配置
Reserved	12 ~ 13	保留
PendSV	14	可配置
SysTick	15	可配置
Interrupt (IRQ0 ~ IRQ31)	16 ~ 47	可配置

表 6.2-2 异常模式

向量号	中断号 (内核中的中断寄存器的对应位)	中断名称	源模块	中断描述
1 ~ 15	-	-	-	系统异常
16	0	BOD_INT	Brown-out	欠压检测中断
17	1	WDT_INT	WDT	看门狗定时器中断
18	2	EINT0	GPIO	PB.14 管脚上的外部信号中断
19	3	EINT1	GPIO	PB.15 管脚上的外部信号中断
20	4	GPAB_INT	GPIO	PA[15:0]/PB[13:0] 的外部信号中断
21	5	GPCDEF_INT	GPIO	PC[15:0]/PD[15:0]/PE[15:0]/ PF[8:0] 的外部信号中断
22	6	-	-	保留
23	7	-	-	保留
24	8	TMR0_INT	TMR0	Timer 0 中断
25	9	TMR1_INT	TMR1	Timer 1 中断
26	10	TMR2_INT	TMR2	Timer 2 中断
27	11	TMR3_INT	TMR3	Timer 3 中断

28	12	UART02_INT	UART0/2	UART0 和 UART2中断
29	13	UART1_INT	UART1	UART1 中断
30	14	SPI0_INT	SPI0	SPI0 中断
31	15	UART3_INT	UART3	UART3 中断
32	16	UART4_INT	UART4	UART4 中断
33	17	UART5_INT	UART5	UART5 中断
34	18	I2C0_INT	I ² C0	I ² C0 中断
35	19	I2C1_INT	I ² C1	I ² C1 中断
36	20	CAN0_INT	CAN0	CAN0 中断
37	21	-	-	保留
38	22	PWM0_INT	PWM0	PWM0 中断
39	23	PWM1_INT	PWM1	PWM1 中断
40	24	BPWM0_INT	BPWM0	BPWM0 中断
41	25	BPWM1_INT	BPWM1	BPWM1 中断
42	26	BRAKE0_INT	PWM0	PWM0 刹车中断
43	27	BRAKE1_INT	PWM1	PWM1 刹车中断
44	28	PWRWU_INT	CLKC	从掉电状态唤醒的时钟控制器中断
45	29	ADC_INT	ADC	ADC 中断
46	30	CKD_INT	CLKC	时钟检测中断
47	31	-	-	保留

表 6.2-3系统中断映射

6.2.6.2 向量表

响应中断时，处理器自动从内存的向量表中取出中断服务例程 (ISR) 的起始地址。对于 ARMv6-M，向量表的基地址为 0x00000000。向量表包括复位后堆栈的初始值以及所有异常处理器的入口地址。上一页的向量号表示处理异常的先后次序。

向量表字偏移地址	描述
0	SP_main – 主栈指针
向量号	异常入口指针，用向量号表示

表 6.2-4 向量表格式

6.2.6.3 操作说明

通过写相应中断使能置位寄存器或清使能寄存器，可以使能 NVIC 中断或禁用 NVIC 中断，这些寄存器使用写1使能和写1清零机制，寄存器可以读取当前相应中断的使能状态。当中断禁用时，中断声明将使中断挂起，因此中断不被激活，如果在禁用时中断被激活，该中断就保持在激活状态，直到通过复位或异常返回来清除。清使能位可以阻止新的相应中断被激活。

NVIC 中断可以使用互补的寄存器对来挂起/取消挂起以使能/禁用这些中断，这些寄存器分别为 Set-Pending Register 与 Clear-Pending，可以写 1 使能和写 1 禁用，这些寄存器读取返回当前相应中断的状态。寄存器 Clear-Pending 在中断响应时的不影响执行状态。

NVIC 中断依次更新32位寄存器中的各个8位字段（每个寄存器支持4个中断）。

与 NVIC 相关的通用寄存器都可以在内存系统控制空间寄存器（SCS_BA）其中的一块寄存器区域中设置，下一节将作出描述。

6.2.7 系统控制

系统控制寄存器控制了 Cortex-M0 的状态和操作模式，包括 CUID，Cortex-M0 的中断优先级和 Cortex-M0 的电源管理。

详情请参考“ARM® Cortex®-M0 Technical Reference Manual”与“ARM® v6-M Architecture Reference Manual”。

6.3 时钟控制器

6.3.1 概述

时钟控制器为整个芯片提供时钟源，包括系统时钟和所有外围设备时钟。该控制器还通过单独时钟的开关，时钟源选择和分频器来进行功耗控制。PWR_DOWN_EN (PWRCON[7])位和 PD_WAIT_CPU (PWRCON[8]) 位同时设置为1, 同时CPU Cortex®-M0内核执行WFI指令，芯片将进入掉电模式。直到唤醒中断发生，芯片才会退出掉电模式。在掉电模式下，时钟控制器关闭外部4~24 MHz晶振和内部22.1184 MHz高速RC振荡器，以降低整个系统功耗。下图展示了时钟发生器和时钟源控制的大概。

时钟发生器由如下4个时钟源组成：

- 外部4~24 MHz高速晶振(HXT)
- 可编程的PLL输出时钟频率(PLL 由外部 4~24 MHz 晶振或内部 22.1184 MHz 振荡器提供时钟源)
- 内部22.1184 MHz高速振荡器(HIRC)
- 内部10 kHz低速RC振荡器(LIRC)




图 6.3-1 时钟发生器框图




图 6.3-2 时钟发生器全局视图

6.3.2 系统时钟和SysTick 时钟

系统时钟有 4 个时钟源，由时钟发生器发生。时钟源切换取决于寄存器HCLK_S (CLKSEL0[2:0]). 如图 6.3-3所示




图 6.3-3 系统时钟框图

Cortex®-M0内核的SysTick 时钟源可以选择CPU时钟或外部时钟(SYST_CSR[2])。如果使用外部时钟，SysTick 时钟 (STCLK) 有 4个时钟源。时钟源切换取决于寄存器 STCLK_S (CLKSEL0[5:3])。如图 6.3-4.




图 6.3-4 SysTick 时钟控制框图

6.3.3 掉电模式时钟

当芯片进入掉电模式，系统时钟，一些时钟源和一些外设时钟将被关闭。也有一些时钟源与外设时钟仍在工作

如下时钟仍在工作：

- 时钟发生器
 - 10 kHz内部低速RC振荡器
- WDT/Time 外设时钟(当时钟源使用10 kHz内部低速RC振荡器)

6.3.4 分频器输出

该设备带有一个2的若干次幂的频率分频器，该分频器由16个链式的二分频器组成的移位寄存器。其中哪一级的值被输出，由一个16选1的多路转换器选择，该多路转换器接到CLKO管脚上。因此共有2的16种次幂的时钟分频选择，分频范围从 $F_{in}/21$ 到 $F_{in}/216$ ，此处 F_{in} 是到时钟分频器的时钟输入频率。

输出公式： $F_{out} = F_{in}/2^{(N+1)}$ ，其中 F_{in} 为输入时钟频率， F_{out} 为时钟分频器输出频率，N 为 FSEL(FRQDIV[3:0])中的4位值。

往DIVIDER_EN (FRQDIV[4])写1，分级计数器开始计数。往DIVIDER_EN (FRQDIV[4])写0，分级计数器禁止。

如果DIVIDER1(FRQDIV[5])设置为1，分频器时钟(FRQDIV_CLK)将忽略2的若干次幂分频器。时钟频率将直接输出到CLKO。




图 6.3-5 分频器的时钟源




图 6.3-6 分频器框图

6.4 Flash存储控制器 (FMC)

6.4.1 概述

NuMicro® NUC131系列 具有68/36K 字节的片上FLASH, 用于存储应用程序 (APROM), 用户可以通过ISP更新这些FLASH. 在系统编程 (ISP) 用户可以直接更新已经焊接在PCB板上芯片的程序。上电后, Config0的启动选择(CBS)决定Cortex-M0 CPU从APROM或LDROM读取代码。NuMicro® NUC131系列也提供了数据 flash, 用来存储用户想要的数

NuMicro® NUC131的数据flash是由config0,config1寄存器灵活配置的, Config0中的 DFVSEN位决定了数据flash的大小是否可以由用户配置, DFEN位使能数据flash, Config1中的DFBADR域决定了数据flash的起始地址。当DFVSEN为1时, 数据flash的大小固定4K, 起始地址为: 0x0001_F000, APROM空间为64/32K。当DFVSEN为0且DFEN为1时, 数据flash空间为0, APROM空间为68/36K字节。当DFVSEN为0且DFEN为0时, APROM和数据flash共享68/36K连续地址空间, 数据flash的起始地址由Config1中的DFBADR域决定

6.4.2 特性

- 连续地址读访问零等待状态时, 最高可达50 MHz
- 所有嵌入Flash支持512字节页擦除
- 68/36 KB应用程序存储空间(APROM)
- 4 KB在系统编程 (ISP) 加载程序空间(LDROM)
- 可配置数据FLASH空间
- 支持在应用编程(IAP) 在APROM 和LDROM之间切换代码, 不用复位
- 支持在系统编程(ISP)更新片上Flash

6.5 通用 I/O (GPIO)

6.5.1 概述

NuMicro® NUC131 系列多达56个通用I/O管脚和其他功能管脚共享，这取决于芯片的配置。56个管脚分配在GPIOA, GPIOB, GPIOC, GPIOD, GPIOE与GPIOF六个端口上。GPIOA/B最多有16个管脚，GPIOC最多有12个管脚，GPIOD最多有4个管脚，GPIOE最多有1个管脚，GPIOF最多7个管脚。每个管脚都是独立的，都有相应的寄存器位来控制管脚功能模式与数据。

I/O管脚的I/O类型可由软件独立地配置为输入，输出，开漏或准双向模式。复位之后，所有管脚的 I/O 类型取决于Config0[10]的设置。在准双向模式中，I/O管脚有一个阻值为110K~300K的弱上拉电阻接到V_{DD}上，V_{DD}范围从5.0 V 到2.5 V。

6.5.2 特性

- 四种 I/O 模式:
 - 准双向模式
 - 推挽输出
 - 开漏输出
 - 高阻态输入
- 通过GPx_MFP[31:16]中的Px_TYPE[15:0]，可选TTL/Schmitt 触发输入。
- I/O可以配置为边沿/电平触发的中断源
- 通过Config0[10] 可配置所有I/O复位之后的默认模式。
 - 如果 Config[10] 是 0, 复位后所有的GPIO管脚是三态（高阻）模式
 - 如果 Config[10] 是 1, 复位后所有的GPIO管脚是准双向模式
- I/O脚仅在准双向模式，内部上拉电阻才使能。
- 使能管脚中断功能也将同时使能了唤醒功能。

6.6 定时器控制器(TIMER)

6.6.1 概述

定时器控制器包含 4 组 32 位定时器，TIMER0~TIMER3，提供用户便捷的计数定时功能。定时器可执行很多功能，如频率测量，时间延迟，时钟发生，外部输入管脚事件计数和外部捕捉管脚脉宽测量等。

6.6.2 特性

- 4 组 32 位定时器，带 24 位向上定时器和一个 8 位的预分频计数器
- 每个定时器都有独立的时钟源
- 提供 one-shot, periodic, toggle 和 continuous 四种计数操作模式
- 超时周期 = (输入的定时器时钟周期) * (8 位预分频计数器 + 1) * (24 位 TCMP)
- 最大计数周期 = $(1 / T \text{ MHz}) * (2^8) * (2^{24})$ ，T 是定时器周期
- 通过 TDR (TDRx[23:0]) (定时器数据寄存器) 可读取内部 24 位向上计数器的值
- 支持事件计数功能可用于计数外部管脚的事件(TM0~TM3)
- 支持外部管脚捕捉(TM0_EXT~TM3_EXT)，可用于脉宽测量
- 支持外部引脚捕捉(TM0_EXT~TM3_EXT)，可用于复位 24 位向上定时器
- 如果定时器中断信号产生，支持芯片从空闲/掉电模式唤醒

6.7 PWM发生器和捕捉时钟(PWM)

6.7.1 概述

NUC131提供了两路PWM发生器-PWM0和PWM1，每路PWM支持6通道PWM输出或输入捕捉。12位的预分频器可以为16位比较器和计数器灵活配置时钟。PWM计数器支持向上，向下，上下计数方式。PWM用比较器和计数器的比较来产生事件，这些事件用来产生PWM脉冲，中断，ADC转换的触发信号。

PWM发生器支持两个标准PWM输出模式：独立模式和互补模式，它们是不同的架构。互补模式，两个比较器产生各种带12位死区时间的PWM脉冲。PWM输出控制单元，支持极性输出，独立管脚屏蔽，三态输出使能和刹车功能。

PWM也支持输入捕捉功能，当输入信道有向上跳变、向下跳变、或者两者都有的跳变时，捕捉到的PWM计数值将锁存到相应的寄存器中。

6.7.2 特性

6.7.2.1 PWM功能特性

- 支持时钟频率最高达100 MHz。
- 支持两个PWM模块，每个模块提供6个输出通道。
- 支持独立模式的PWM输出/输入捕捉。
- 支持3组互补信道的互补模式。
 - 12位分辨率的死区插入
 - 每个周期两个比较值。
- 支持12位从1到4096的预分频
- 支持16位分辨率的PWM计数器，每个模块提供3个PWM计数器。
 - 向上，向下和上下计数操作类型。
- 支持PWM管脚屏蔽功能和三态使能。
- 支持刹车功能
 - 刹车源来自管脚和系统安全事件（时钟故障，欠压监测和CPU锁住）
 - 刹车源管脚噪声滤波器。
 - 通过边缘检测刹车源来控制刹车状态直到刹车中断清除。
 - 刹车条件解除后电平检测刹车源自动恢复功能。
- 支持下列事件中断：
 - PWM计数器值为0、周期值或比较值。
 - 发生刹车条件
- 支持下列事件触发ADC
 - PWM计数器值为0、周期值或比较值。

6.7.2.2 捕捉功能特性

- 支持12个16位分辨率的输入捕捉信道。
- 支持上升/下降沿捕捉条件。
- 支持输入上升/下降沿 捕捉中断。
- 支持计数器重载选项的上升/下降沿 捕捉

6.7.2.3 PWM & BPWM 特性比较表

特性	PWM	BPWM
计数器数目	2 个通道共享1个定时器, 一共 6 个定时器	6 个通道共享1个定时器, 一共 1 个定时器
互补模式	V	X
停滞时间功能	V	X
刹车功能	V	X
捕获加载	2 个通道加载一个定时器	6 个通道加载一个定时器

表 6.7-1 PWM & BPWM 特性比较表

6.8 基本 PWM 发生器和捕获定时器 (BPWM)

6.8.1 概述

NUC131提供2组BPWM发生器----- BPWM0 和 BPWM1。每组BPWM提供6个BPWM输出或输入捕获通道。有一个12位预分频器来支持灵活的时钟，用于带有16位比较器的16位BPWM计数器。BPWM 计数器支持递增计数，递减计数和可逆计数，6个通道共享一个计数器。BPWM 使用比较器与计数器比较来产生中断。这些中断用于产生BPWM脉冲，中断和触发ADC启动转换的信号。BPWM 输出控制单元，支持极性输出，独立的管脚屏蔽和三态输出使能。

BPWM产生器也支持输入捕获功能，当输入信道有一个上升转变，下降转变或上下两种转变时，可以锁存BPWM计数器值到对应寄存器。

6.8.2 特性

6.8.2.1 BPWM 功能特性

- 支持最大的频率达到100 MHz
- 支持两组BPWM，每组提供6个通道
- 支持独立的模式用于BPWM输出或捕获输入通道
- 支持从1到4096的12位预分频器
- 支持16位分辨率计数器，每个模块提供1个BPWM计数器
 - 递增，递减和可逆计数器操作模式
- 每个BPWM管脚支持屏蔽功能和三态使能
- 支持对于如下事件的中断：
 - BPWM计数器计数到0, 周期值或比较值
- 支持触发ADC基于如下事件：
 - BPWM计数器计数0, 周期值或比较值

6.8.2.2 捕获功能特性

- 支持最多12个捕获输入通道，16位分辨率
- 支持上升或下降捕获条件
- 支持输入上升/下降捕获中断
- 支持带有计数器重载选项的上升/下降捕获

6.8.2.3 PWM & BPWM 特性比较表

特性	PWM	BPWM
计数器数目	2 个通道共享1个定时器, 一共 6 个定时器	6 个通道共享1个定时器, 一共 1 个定时器
互补模式	V	X
停滞时间功能	V	X
刹车功能	V	X
捕获加载	2 个通道加载一个定时器	6 个通道加载一个定时器

表 6.8-1 PWM & BPWM 特性比较表

6.9 看门狗定时狗 (WDT)

6.9.1 概述

设计看门狗定时器的目的是，当系统运行到一个未知状态时，通过它来使系统复位。这种做法可以预防系统进入到无限期的死循环。此外，该看门狗定时器支持系统从Idle/Power-down模式唤醒功能。

6.9.2 特性

- 18位的看门狗定时器可满足用户溢出时间间隔要求
- 溢出时间间隔(24 ~ 218)个WDT_CLK时钟周期可选，如WDT_CLK = 10 kHz，那么溢出时间间隔是104 ms ~ 26.3168 s
- 系统复位保持时间(1 / WDT_CLK) * 63
- 支持看门狗定时器复位延时周期
 - 可选的复位延时周期包括(1026、130、18 or 3) * WDT_CLK个复位延时周期
- 当CWDTEN (CONFIG0[31] 看门狗使能)位被置为0，支持芯片上电或复位条件下看门狗强制打开。
- 支持看门狗定时器溢出唤醒功能，此时时钟源必须选择内部低速10k时钟源

6.10 窗口看门狗定时器(WWDT)

6.10.1 概述

窗口看门狗定时器用于在一个窗口时间内执行系统复位，以防止程序在不可预知条件下跑到一个不可控的状态。

6.10.2 特性

- 6位向下计数值(WWDTVAL[5:0]) 和6位比较窗口值(WWDTCCR[21:16])，使得窗口周期更加灵活
- 支持4位值选择看门狗预分频值，预分频计数器最大可达11位

6.11 UART 接口控制器 (UART)

6.11.1 概述

NuMicro® NUC131系列提供多达 6 个通用异步串行接口(UART)。UART0/UART1/UART2支持16个字节FIFO，而UART3/UART4/UART5仅支持 1 个字节数据缓存。并且，只有UART0和UART1支持流量控制。UART控制器的接收过程是把外设的串行数据转为并行数据，发送过程是把CPU的并行数据转成串行数据发送出去。UART控制器还支持IrDA串行功能。UART0/UART1支持RS-485功能模式。UART0/UART1/UART2支持LIN主/从功能。

6.11.2 特性

- 全双工，异步通讯口
- 独立的接收/发送16/16字节FIFO（仅UART0/UART1/UART2支持），以及1/1字节数据缓存区（仅UART3/UART4/UART5支持）
- 支持硬件自动流控功能(CTS, RTS)，RTS自动流控触发电平可设(UART0 和 UART1 支持该功能)
- 接收FIFO区域触发等级的数据长度可设
- 每个通道波特率可单独设置
- 支持CTS引脚触发唤醒功能(仅UART0 和 UART1 支持此功能)
- 支持 7位接收缓存定时溢出检测功能
- 可通过设置DLY (UA_TOR [15:8])寄存器的相应位来设置两个数据间（从上一个stop 位到下一个start位之间）的时间间隔
- 支持break error, frame error, parity error和收发缓冲区溢出检测等功能
- 可编程串行接口特性
 - 数据位长度可设为5~8位
 - 校验位可设为奇、偶校验、无校验或固定校验位的产生和检测
 - 可设置停止位长度为1位,1.5位或2位
- IrDA SIR 功能模式
 - 支持正常模式下3/16位宽功能
- LIN 功能模式(UART0/UART1/UART2 支持)
 - 支持LIN 主/从模式
 - 支持传输中产生break功能可设
 - 支持接收器break检测功能
- RS-485模式(仅UART0和UART1支持)
 - 支持RS-485 9位模式

支持软硬件控制 RTS 管脚，用于控制 RS-485 传送方向

6.12 I²C 总线控制器 (I²C)

6.12.1 概述

I²C为双线，双向串行总线，通过简单有效的连线方式实现器件间的数据交换。I²C标准是多主机总线，包括冲突检测和仲裁以防止在两个或多个主机尝试同时控制总线时发生的数据损坏。

6.12.2 特征

I²C通过I2Cn_SDA 及I2Cn_SCL两条线与连接在总线上的设备传输信息，总线的主要特征:

- 支持最多两个I²C总线控制器
- 支持主机/从机 模式
- 主从机之间双向数据传输
- 多主机总线支持 (无中心主机)
- 多主机间同时传输数据仲裁，避免总线上串行数据损坏
- 总线采用串行同步时钟，可实现设备之间以不同的速率传输
- 内建14位溢出定时器，当I²C总线中止且定时器溢出，产生I²C中断
- 时钟源可设以适用于不同速率控制
- 支持7位从地址模式(4个带掩码从地址)
- I²C 总线控制器支持多地址识别（4组从机地址带mask 选项）
- 支持唤醒功能

6.13 串行外围设备接口 (SPI)

6.13.1 概述

串行外围设备接口(SPI) 是一个工作于全双工模式的同步串行数据通讯协议。设备可工作在主/从模式，利用4线双向接口相互通讯。NuMicro™ NUC131 系列带一套SPI控制器，当从一个外围设备接收数据时，SPI执行串-并的转换，而在数据向外围设备发送时执行并-串的转换。该SPI控制器可以配置为主设备或从设备。

SPI控制器支持可变串行时钟，以适应用于一些特殊的应用

6.13.2 特性

- 一组 SPI 控制器
- 支持主机和从机工作模式
- 支持双I/O传输模式
- 一个事务传输的数据长度可配置为8到32位
- 提供独立的8级深度发送和接收FIFO缓存
- 支持MSB或LSB优先传输
- 支持字节重排序功能
- 支持字节或者字休眠模式
- 在主机模式下，支持可变串行时钟频率
- 支持三线，没有从机选择信号的双向接口

6.14 控制器局域网(CAN)

6.14.1 概述

C_CAN由CAN内核，报文RAM，报文处理器，控制寄存器和模块接口组成。CAN内核通信符合CAN协议规范2.0A和2.0B。位速率最高可达 1 Mbit/s。为与物理层相连，还需另外外接收发器硬件。

关于CAN网络的通讯，各个报文对象是可以配置的。报文对象和用于在接收时进行报文过滤的标识符掩码都存储在报文RAM中。所有与报文处理相关的功能都在报文处理器中执行。这些功能包括接收过滤、CAN内核与报文RAM之间的报文传输、处理传送请求以及模块中断的产生。

C-CAN的寄存器组可以通过模块接口被软件直接访问。这些寄存器用来控制/配置CAN内核和报文处理器，以及访问报文RAM。

6.14.2 特性

- 支持 CAN 协议规范 2.0A和2.0 B
- 位速率最高可达1 Mbit/s .
- 32个报文对象
- 每个报文对象都有自己的标示符掩码
- 可编程FIFO模式（链接报文对象）
- 中断可屏蔽
- 禁用时间触发CAN应用下的自动重传模式
- 支持用于自检测的可编程环回模式
- 连接到AMBA APB总线上的16位模块接口
- 支持唤醒功能

6.15 模拟数字转换(ADC)


6.15.1 概述

NuMicro® NUC131 系列包含一个12位8通道逐次逼近式的模拟-数字转换器（SAR A/D converter）。A/D转换器支持三种操作模式：单一(single)，单周期扫描（single-cycle scan）和连续扫描模式(continuous scan mode)。A/D转换器可由软件、PWM、BPWM触发器和外部STADC管脚启动转换。

6.15.2 特性

- 模拟输入电压范围：0~V_{REF}
- 12位分辨率和10位精确度保证
- 多达8路单端模拟输入通道或4路差分模拟输入通道
- 高达760 kSPS的转换速率（芯片工作电压为5V）
- 三种操作模式：
 - 单一模式：对指定的一个通道只进行一次 A/D 转换。
 - 单周期扫描模式：对所有指定通道完成一次 A/D 转换，转换顺序从最小号信道到最大号信道。
 - 连续扫描模式：A/D 转换器持续执行单周期扫描直到软件停止 A/D 转换
- A/D转换开始条件：
 - 软件向 ADST(ADCR[11])位写 1
 - PWM 和 BPWM 触发
 - 外部 STADC 管脚
- 每个通道的转换结果都存储在对应的数据寄存器中，并且带有valid/overrun标志
- 支持2路数字比较器。转换结果可与指定的值进行比较。当转换值和指定比较寄存器中的设定值相同时，用户还可以选择是否产生一个中断请求
- 通道7支持2路输入源：外部模拟电压，内部带隙电压

7 应用电路



注1: 建议在管脚ICE_CLK和ICE_DAT使用100 k Ω 上拉电阻。

注2: 建议在管脚I nRESET使用10 k Ω 上拉电阻和10 μF 电容。

注3: 对于SPI设备, 芯片电源电压必须等于SPI设备的工作电压。例如, 当SPI Flash工作电压为3.3 V时, NUC131芯片的电源电压也必须为3.3V。

8 电器特性

8.1 绝对最大额定值

参数	符号	最小值	最大值	单位
直流电源电压	$V_{DD}-V_{SS}$	-0.3	+7.0	V
输入电压	V_{IN}	$V_{SS}-0.3$	$V_{DD}+0.3$	V
晶振频率	$1/t_{CLCL}$	4	24	MHz
工作温度	T_A	-40	+105	°C
贮存温度	T_{ST}	-55	+150	°C
V_{DD} 最大流入电流		-	120	mA
V_{SS} 最大流出电流			120	mA
单一管脚最大灌电流			35	mA
单一管脚最大输出电流			35	mA
所有管脚最大灌电流总和			100	mA
所有管脚最大输出电流总和			100	mA

注: 如果芯片工作条件超过上表所列最大极限值,可能会对芯片负载能力和稳定性造成伤害.

8.2 DC电气特性

(如无特殊说明, 测试环境为: $V_{DD}-V_{SS}=5.5\text{ V}$, $T_A = 25^\circ\text{C}$, $F_{OSC} = 50\text{ MHz}$)

参数	符号	规格				测试条件				
		最小值	典型值	最大值	单位					
工作电压	V_{DD}	2.5		5.5	V	$V_{DD} = 2.5\text{ V} \sim 5.5\text{ V}$ 最高可达 50 MHz				
电源地	V_{SS} AV_{SS}	-0.3	0	0.3	V					
LDO输出电压	V_{LDO}	1.62	1.8	1.98	V	$V_{DD} \geq 2.5\text{ V}$				
带隙电压	V_{BG}		1.20		V	$V_{DD} = 2.5\text{ V} \sim 5.5\text{ V}$, $T_A = 25^\circ\text{C}$				
		1.19	1.20	1.22	V	$V_{DD} = 2.5\text{ V} \sim 5.5\text{ V}$, $T_A = -40^\circ\text{C} \sim 105^\circ\text{C}$				
模拟工作电压	AV_{DD}		V_{DD}		V	如果系统用到模拟功能, 请参考TRM6.5章中相应的模拟工作电压				
工作电流 正常运行模式 工作频率为50 MHz 在flash中执行 while(1){} $V_{LDO} = 1.8\text{ V}$	I_{DD1}		26		mA	V_{DD}	HXT	HIRC	PLL	所有数字模块
						5.5V	12 MHz	X	V	V
	I_{DD2}		12		mA	5.5V	12 MHz	X	V	X
	I_{DD3}		24		mA	3.3V	12 MHz	X	V	V
工作电流 正常运行模式 工作频率为22.1184 MHz 在flash中执行 while(1){} $V_{LDO} = 1.8\text{ V}$	I_{DD4}		11		mA	3.3V	12 MHz	X	V	X
	I_{DD5}	-	10	-	mA	5.5V	X	V	X	V
	I_{DD6}	-	4.1	-	mA	5.5V	X	V	X	X
	I_{DD7}	-	10	-	mA	3.3V	X	V	X	V
工作电流 正常运行模式 工作频率为12 MHz 在flash中执行 while(1){} $V_{LDO} = 1.8\text{ V}$	I_{DD8}	-	4.1	-	mA	3.3V	X	V	X	X
	I_{DD9}		8.3		mA	5.5V	12 MHz	X	X	V
	I_{DD10}		4.4		mA	5.5V	12 MHz	X	X	X
	I_{DD11}		6.8		mA	3.3V	12 MHz	X	X	V
工作电流 正常运行模式 工作频率为4MHz	I_{DD12}		2.8		mA	3.3V	12 MHz	X	X	X
	I_{DD13}		4.0		mA	5.5V	4 MHz	X	X	V
	I_{DD14}		2.6		mA	5.5V	4 MHz	X	X	X
	I_{DD15}		2.6		mA	3.3V	4 MHz	X	X	V

参数	符号	规格				测试条件				
		最小值	典型值	最大值	单位					
在flash中执行 while(1){ V _{LDO} =1.8 V	I _{DD16}		1.3		mA	3.3V	4 MHz	X	X	X
工作电流 正常运行模式 工作频率为10KHz 在flash中执行 while(1){ V _{LDO} =1.8 V	I _{DD21}		111		μA	VDD	HXT/LXT	LIRC (kHz)	PLL	所有数字模块
						5.5V	X	10	X	V
	I _{DD22}		108		μA	5.5V	X	10	X	X
	I _{DD23}		98		μA	3.3V	X	10	X	V
	I _{DD24}		96		μA	3.3V	X	10	X	X
工作电流 空闲模式 工作频率为50MHz V _{LDO} =1.8 V	I _{IDLE1}		21		mA	VDD	HXT	HIRC	PLL	所有数字模块
						5.5V	12 MHz	X	V	V
	I _{IDLE2}		8.2		mA	5.5V	12 MHz	X	V	X
	I _{IDLE3}		20		mA	3.3V	12 MHz	X	V	V
	I _{IDLE4}		6.7		mA	3.3V	12 MHz	X	V	X
工作电流 空闲模式 工作频率为 22.1184 MHz V _{LDO} =1.8 V	I _{IDLE5}	-	7.7	-	mA	5.5V	X	V	X	X
	I _{IDLE6}	-	2.1	-	mA	5.5V	X	V	X	X
	I _{IDLE7}	-	7.7	-	mA	3.3V	X	V	X	V
	I _{IDLE8}	-	2.1	-	mA	3.3V	X	V	X	X
工作电流 空闲模式 工作频率为12MHz V _{LDO} =1.8 V	I _{IDLE9}		7.3		mA	5.5V	12 MHz	X	X	V
	I _{IDLE10}		3.2		mA	5.5V	12 MHz	X	X	X
	I _{IDLE11}		5.8		mA	3.3V	12 MHz	X	X	V
	I _{IDLE12}		1.7		mA	3.3V	12 MHz	X	X	X
工作电流 空闲模式 工作频率为4MHz V _{LDO} =1.8 V	I _{IDLE13}		3.6		mA	5.5V	4 MHz	X	X	V
	I _{IDLE14}		2.2		mA	5.5V	4 MHz	X	X	X
	I _{IDLE15}		2.3		mA	3.3V	4 MHz	X	X	V
	I _{IDLE16}		0.96		mA	3.3V	4 MHz	X	X	X
工作电流 空闲模式 工作频率为10KHz	I _{IDLE21}		110		μA	VDD	HXT/LXT	LIRC (kHz)	PLL	所有数字模块
						5.5V	X	10	X	V
	I _{IDLE22}		107		μA	5.5V	X	10	X	X
	I _{IDLE23}		97		μA	3.3V	X	10	X	V


参数	符号	规格				测试条件				
		最小值	典型值	最大值	单位					
	I_{IDLE24}		95		μA	3.3V	X	10	X	X
						V_{DD}	HXT/HIRC	LIRC (kHz)	PLL	RAM retention
待机电流	I_{PWD1}		15		μA	5.5V	X	10	X	V
掉电模式 (深度睡眠模式) $V_{LDO} = 1.6V$	I_{PWD2}		15		μA	5.5V	X	10	X	V
PA, PB, PC, PD, PE, PF (准双向模式)输入电流	I_{IN1}		-67	-75	μA	$V_{DD} = 5.5V, V_{IN} = 0V$ or $V_{IN} = V_{DD}$				
PA, PB, PC, PD, PE, PF 输入漏电流	I_{LK}	-1	-	+1	μA	$V_{DD} = 5.5V, 0 < V_{IN} < V_{DD}$ 仅在开漏模式或输入模式。				
PA~PF (准双向模式)从逻辑 1 转变为0 时电流	$I_{TL}^{[3]}$		-610	-650	μA	$V_{DD} = 5.5V, V_{IN} = 2.0V$				
PA, PB, PC, PD, PE, PF (TTL 输入)低电压输入	V_{IL1}	0	-	0.8	V	$V_{DD} = 4.5V$				
		0	-	0.6		$V_{DD} = 2.5V$				
PA, PB, PC, PD, PE, PF (TTL 输入)高电压输入	V_{IH1}	2.0	-	$V_{DD} + 0.2$	V	$V_{DD} = 5.5V$				
		1.5	-	$V_{DD} + 0.2$		$V_{DD} = 3.0V$				
XT1_IN ^[2] 低电压输入	V_{IL3}	0	-	0.8	V	$V_{DD} = 4.5V$				
		0	-	0.4		$V_{DD} = 3.0V$				
XT1_IN ^[2] 高电压输入	V_{IH3}	3.5	-	$V_{DD} + 0.3$	V	$V_{DD} = 5.5V$				
		2.4	-	$V_{DD} + 0.3$		$V_{DD} = 3.0V$				
nRESET脚负向电压阈值(施密特输入),	V_{ILS}	0	-	$0.2V_{DD}$	V					
nRESET脚正向电压阈值(施密特输入),	V_{IHS}	$0.7 V_{DD}$	-	$V_{DD} + 0.3$	V					
nRESET脚内部上拉电阻	R_{RST}	40		150	k Ω					
负向电压阈值(施密特输入),	V_{ILS}	0	-	$0.3 V_{DD}$	V					
正向电压阈值(施密特输入),	V_{IHS}	$0.7 V_{DD}$	-	$V_{DD} + 0.3$	V					
PA, PB, PC, PD, PE, PF (准双向模式)拉电流	I_{SR11}	-300	-400		μA	$V_{DD} = 4.5V, V_S = 2.4V$				
	I_{SR12}	-50	-80		μA	$V_{DD} = 2.7V, V_S = 2.2V$				
	I_{SR12}	-40	-73		μA	$V_{DD} = 2.5V, V_S = 2.0V$				

参数	符号	规格				测试条件
		最小值	典型值	最大值	单位	
PA, PB, PC, PD, PE, PF (推挽模式)拉电流	I_{SR21}	-20	-26		mA	$V_{DD} = 4.5V, V_S = 2.4V$
	I_{SR22}	-3	-5.2		mA	$V_{DD} = 2.7V, V_S = 2.2V$
	I_{SR22}	-2.5	-5		mA	$V_{DD} = 2.5V, V_S = 2.0V$
PA, PB, PC, PD, PE, PF (准双向模式和推挽模式)灌电流	I_{SK1}	10	17		mA	$V_{DD} = 4.5V, V_S = 0.45V$
	I_{SK1}	6	11		mA	$V_{DD} = 2.7V, V_S = 0.45V$
	I_{SK1}	5	10		mA	$V_{DD} = 2.5V, V_S = 0.45V$

- 注意:
- 1. nRESET 脚为施密特触发输入。
 - 2. 晶振为 CMOS 输入。
 - 3. PA, PB, PC, PD, PE 和 PF 管脚被外部由 1 驱动到 0 时, 可作来输出电流的源端, 在 $V_{DD}=5.5V$ 时, 当 V_{in} 接近 2V 时, 输出电流达到最大值。

8.3 AC电气特性

8.3.1 外部 4~24 MHz 高速晶振



注: 占空比为50%.

符号	参数	条件	最小值	典型值	最大值	单位
tCHCX	时钟高电平时间		10	-	-	ns
tCLCX	时钟高低平时间		10	-	-	ns
tCLCH	时钟上升沿时间		2	-	15	ns
tCHCL	时钟下降沿时间		2	-	15	ns

8.3.2 外部 4~24 MHz 高速晶振

符号	参数	条件	最小值	典型值	最大值	单位
VHXT	工作电压 V _{DD}	-	2.5	-	5.5	V
T _A	温度	-	-40	-	105	°C
I _{HXT}	工作电流	12 MHz at V _{DD} = 5V	-	2	-	mA
		12 MHz at V _{DD} = 3V		0.8		mA
f _{HXT}	时钟频率	外部晶振	4		24	MHz

8.3.2.1 外部晶振的典型应用电路

晶振	C1	C2	R
4 MHz ~ 24 MHz	10~20 pF	10~20 pF	无




图 8.3-1 典型晶振应用电路

8.3.3 内部 22.1184 MHz 高速晶振

符号	参数	条件	最小值	典型值	最大值	单位
V_{HRC}	工作电压 V_{DD}	-	2.5	-	5.5	V
f_{HRC}	中心频率	-	-	22.1184	-	MHz
	校准后内部晶振频率	+25°C; $V_{DD}=5\text{ V}$	-1	-	+1	%
		-40°C ~+105°C; $V_{DD}=2.5\text{ V}\sim5.5\text{ V}$	-2	-	+2	%
I_{HRC}	工作电流	$V_{DD}=5\text{ V}$	-	744	-	uA




图 8.3-2 HIRC 精度 vs温度


8.3.4 内部 10 kHz 低速晶振

符号	参数	条件	最小值	典型值	最大值	单位
V_{LRC}	工作电压 V_{DD}	-	2.5	-	5.5	V
f_{LRC}	中心频率	-	-	10	-	kHz
-	校准后内部晶振频率	+25°C; $V_{DD}=5\text{ V}$	-10	-	+10	%
		-40°C ~+105°C; $V_{DD}=2.5\text{ V}\sim5.5\text{ V}$	-50	-	+50	%

8.4 模拟特性

8.4.1 12-bit SARADC规格

符号	参数	最小值	典型值	最大值	单位
-	分辨率	-	-	12	Bit
DNL	非线性差分误差	-	-1~2	-1~4	LSB
INL	非线性整型误差	-	±2	±4	LSB
E _O	偏移误差	-	3	-	LSB
E _G	增益误差 (传输增益)	-	-3	-	-
E _A	绝对误差	-	4	-	LSB
-	一致性	保证			
F _{ADC}	ADC 时钟频率 (AV _{DD} = 4.5V~5.5V)	-	-	16	MHz
F _S	采样率(F _{ADC} /T _{CONV})	-	-	760	kSPS
T _{ACQ}	采集时间 (采样阶段)	2~9			1/F _{ADC}
T _{CONV}	总共转换时间	16~23			1/F _{ADC}
V _{DDA}	工作电压	3	-	5.5	V
I _{DDA}	工作电流 (平均.)		2.9		mA
V _{IN}	输入电压	0	-	AV _{DD}	V
C _{IN}	输入电容		6		pF
R _{IN}	输入负载		6.5		kΩ



8.4.2 LDO 和电源管理规格

符号	参数	最小值	典型值	最大值	单位	备注
V_{DD}	输入电压 V_{DD}	2.5		5.5	V	V_{DD} 输入电压
V_{LDO}	输出电压	1.62	1.8	1.98	V	$V_{DD} > 2.5\text{ V}$
T_A	工作温度	-40	25	105	°C	

注:

- 1. 建议在设备的VDD和与之最近的VSS管脚间接一颗0.1μF的旁路电容。
- 2. 为保证电压稳定，必需在LDO_CAP 与最近VSS之间接一颗1μF 电容。

8.4.3 低压复位规格

符号	参数	条件	最小值	典型值	最大值	单位
AV_{DD}	工作电压	-	0	-	5.5	V
T_A	静态电流	$AV_{DD}=5.5\text{ V}$	-	1	5	μA
I_{LVR}	工作温度	-	-40	25	105	$^{\circ}\text{C}$
V_{LVR}	阈值电压	$T_A = 25\text{ }^{\circ}\text{C}$	2.00	2.0	2.4	V
		$T_A = -40\text{ }^{\circ}\text{C}$	1.95	1.98	2.02	V
		$T_A = 105\text{ }^{\circ}\text{C}$	2.04	2.13	2.25	V

8.4.4 欠压检测规格

符号	参数	条件	最小值	典型值	最大值	单位
AV_{DD}	工作电压	-	0	-	5.5	V
T_A	温度	-	-40	25	105	$^{\circ}\text{C}$
I_{BOD}	静态电流	$AV_{DD}=5.5\text{ V}$	-	-	140	μA
V_{BOD}	欠压电压(下降沿)	$BOD_VL[1:0]=11$	4.45	4.53	4.56	V
		$BOD_VL [1:0]=10$	3.74	3.8	3.84	V
		$BOD_VL [1:0]=01$	2.73	2.77	2.85	V
		$BOD_VL [1:0]=00$	2.22	2.25	2.28	V
V_{BOD}	欠压电压(上升沿)	$BOD_VL[1:0]=11$	4.34	4.39	4.41	V
		$BOD_VL [1:0]=10$	3.65	3.69	3.71	V
		$BOD_VL [1:0]=01$	2.66	2.69	2.7	V
		$BOD_VL [1:0]=00$	2.16	2.19	2.2	V

8.4.5 上电复位规格

符号	参数	条件	最小值	典型值	最大值	单位
T_A	工作电压	-	-40	25	105	°C
V_{POR}	复位电压	V+	1.6	2	2.4	V
V_{POR}	确保上电复位时VDD启动电压	-	-	-	100	mV
RR_{VDD}	确保上电复位时VDD上升率	-	0.025	-	-	V/ms
t_{POR}	确保上电复位时 VDD固定在VPOR的最小时间	-	0.5	-	-	ms




图 8.4-1 上电条件

8.5 Flash DC 电气特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{FLA}^{[1]}$	工作电压		1.62	1.8	1.98	$V^{[2]}$
N_{ENDUR}	寿命		20000	-	-	周期 ^[2]
T_{RET}	数据保持	At 85°C	10	-	-	年
T_{ERASE}	页擦除时间		20	-	-	ms
T_{MER}	块擦除时间		40	-	-	ms
T_{PROG}	写入时间		40	-	-	µs

注意:

- 1. V_{FLA} 源自芯片 LDO 输出电压。
- 2. 擦写周期数。

8.6 I²C 动态特性

符号	参数	标准模式 ^{[1][2]}		快速模式 ^{[1][2]}		单位
		最小值.	最大值	最小值	最大值.	
t _{LOW}	SCL 低电平周期	4.7	-	1.3		μs
t _{HIGH}	SCL 高电平周期	4	-	0.6		μs
t _{SU; STA}	重复启动信号准备时间	4.7	-	0.6		μs
t _{HD; STA}	启动信号保持时间	4	-	0.6	-	μs
t _{SU; STO}	停止信号准备时间	4	-	0.6	-	μs
t _{BUF}	总线释放时间	4.7 ^[3]	-	1.2 ^[3]	-	μs
t _{SU; DAT}	数据准备时间	250	-	100	-	ns
t _{HD; DAT}	数据保持时间	0 ^[4]	3.45 ^[5]	0 ^[4]	0.8 ^[5]	μs
t _r	SCL/SDA 上升时间	-	1000	20+0.1Cb	300	ns
t _f	SCL/SDA 下降时间	-	300	-	300	ns
C _b	每个总线的电容负载	-	400	-	400	pF

注意:

- 1. 设计值，未经生产测试。
- 2. 为达到最大标准模式I2C频率，HCLK必须高于2 MHz。为达到最大快速模式I2C频率，HCLK必须高于8 MHz。
- 3. 在从机模式下，收到停止信号后I2C控制器必须立即重新触发。
- 4. 为渡过SCL下降沿期间不明确区域，设备内部必须确保SDA信号至少保持300 ns的时间。
- 5. 如果接口没有延伸SCL信号的低电平时段，那么必须满足起始信号的最大保持时间。




图 8.6-1 I²C 时序图

8.7 SPI 动态特性

符号	参数	最小值	典型值	最大值	单位
SPI 主机模式(VDD = 4.5 V ~ 5.5 V, 0 pF 负载电容)					
t _{DS}	数据准备时间	0	-	-	ns
t _{DH}	数据保持时间	4	-	-	ns
t _V	数据输出有效时间	-	1	2	ns
SPI主机模式(VDD = 3.0 V ~ 3.6 V, 0 pF 负载电容)					
t _{DS}	数据准备时间	0	-	-	ns
t _{DH}	数据保持时间	4.5	-	-	ns
t _V	数据输出有效时间	-	2	4	ns
SPI 从机模式 (VDD = 4.5 V ~ 5.5 V, 0 pF 负载电容)					
t _{DS}	数据准备时间	0	-	-	ns
t _{DH}	数据保持时间	3.5	-	-	ns
t _V	数据输出有效时间	-	16	22	ns
SPI从机模式(VDD = 3.0 V ~ 3.6 V, 0 pF 负载电容)					
t _{DS}	数据准备时间	0	-	-	ns
t _{DH}	数据保持时间	4.5	-	-	ns
t _V	数据输出有效时间	-	18	24	ns




图 8.7-1 SPI 主机模式时序图






图 8.7-2 SPI 从机模式时序图

9 封装尺寸

9.1 64-pin LQFP (7x7x1.4 mm footprint 2.0 mm)



9.2 48-pin LQFP (7x7x1.4 mm footprint 2.0 mm)



10 修订历史

日期	版本	描述
2014.12.22	1.00	初版
2020.04.09	1.01	1. 增加章7应用电路 2. 增加节4.4和章7中，有关ICE_DAT, ICE_CLK和nRESET脚位的硬件参考设计备注。 3. 移除节8.2LXT相关信息。 4. 修正节8.5Flash DC电器特性 5. 修正章2和节6.15和8.4.1ADC转换速率

Important Notice

Nuvoton Products are neither intended nor warranted for usage in systems or equipment, any malfunction or failure of which may cause loss of human life, bodily injury or severe property damage. Such applications are deemed, "Insecure Usage".

Insecure usage includes, but is not limited to: equipment for surgical implementation, atomic energy control instruments, airplane or spaceship instruments, the control or operation of dynamic, brake or safety systems designed for vehicular use, traffic signal instruments, all types of safety devices, and other applications intended to support or sustain life.

All Insecure Usage shall be made at customer's risk, and in the event that third parties lay claims to Nuvoton as a result of customer's Insecure Usage, customer shall indemnify the damages and liabilities thus incurred by Nuvoton.

*Please note that all data and specifications are subject to change without notice.
All the trademarks of products and companies mentioned in this datasheet belong to their respective owners.*